SiC MOSFET可靠驱动方案：负压关断与有源米勒钳位协同设计

在高速、高效率的SiC功率变换系统中，防止误导通是驱动电路设计的核心挑战。由于SiC MOSFET具有极低的栅极电荷（Qg）和极高的dv/dt（>50 V/ns），关断期间极易因米勒效应（Miller effect）引发寄生导通。本文从工程实践角度，详解一种基于自举供电的低成本负压生成电路，并结合有源米勒钳位功能，实现对SiC MOSFET的高可靠性驱动。

负压关断的两种实现路径

传统方案通过隔离变压器为驱动芯片提供独立的负电源（如-5V），但成本高、体积大。相比之下，无变压器负压生成电路更具性价比：仅需在驱动回路中增加稳压管（Dz）、负压支撑电容（Cneg）、控制电阻（Rc）和驱动电阻（Rg），即可在正常PWM开关过程中自动生成负压。

其工作原理如下：

置高阶段：驱动芯片输出高电平（≈VDD），电流经Rg → Dz → Rc流向MOSFET栅极，Dz钳位形成负压Vneg（如-2.7V），实际栅极电压为VDD - |Vneg|（如21V - 2.7V = 18.3V）；

置低阶段：驱动芯片输出接地，Cneg负端通过内部NMOS连接至MOSFET源极，栅极电压即为-Vneg，实现负压关断。

该方案可直接集成于自举驱动拓扑（图1），省去隔离电源，显著降低BOM成本与PCB面积。

图1一个典型的自举供电加负压生成电路的拓扑

为何需叠加有源米勒钳位？

仅靠负压关断在高dv/dt场景下仍存在风险。当对管开通时，本管DS间电压快速上升，通过Cgd注入米勒电流，在Rg上产生压降，可能导致栅极电压瞬时超过Vth（典型值2V），引发误开通。

有源米勒钳位通过监测CLAMP引脚电压，在检测到关断状态时，内部MOSFET将Rg短路，大幅降低GS间阻抗，从而抑制米勒电流引起的电压尖峰。实测表明（图9），单独使用负压时，对管关断仍会产生<-5V的负向过冲（超出SiC栅极安全范围）；而叠加米勒钳位后，正/负向振荡均被有效抑制。

关键器件选型与参数计算

以目标正压18V、负压-2.7V为例（VDD=21V）：

稳压管选择：选用2.7V稳压管（如BZT52C2V7），其在5mA电流下稳定钳位；

Rc计算：Rc = (VDD - Vz) / Iz = 18.3V / 5mA ≈ 3.7 kΩ；

Cneg取值：为抑制开关纹波，建议Cneg ≥ 250 × Ciss（SiC输入电容）。若Ciss=4 nF，则Cneg ≥ 1 μF；

负压建立时间：t ≈ |Vneg| × Cneg / Iz = 2.7V × 1μF / 5mA ≈ 540 μs，建议首周期采用常高电平预充电；

小占空比影响：当D<10%时，负压幅值会衰减至≈VDD×D（如D=5%时，Vneg≈-1V），但仍可配合米勒钳位实现安全关断。

实测验证与布局建议

双脉冲测试表明（表1）：

表1 栅极驱动典型配置对比

驱动回路寄生电感是关键：长走线会显著放大振荡，即使有负压和钳位也难以控制；

最佳实践：采用短而宽的G-S回路（图2），将驱动芯片紧贴MOSFET，可将米勒尖峰控制在安全窗口内。

结语

本文提出的自举供电+负压生成+有源米勒钳位三重防护方案，兼顾成本、可靠性与可实现性。配合纳芯微NSI6601ME（隔离驱动）与NSD1015MT（低边驱动）等集成化芯片，工程师可在反激、半桥等拓扑中快速构建高鲁棒性SiC驱动系统，有效规避误导通风险，同时降低系统复杂度与开发周期。如需NSI6601ME和NSD1015M等产品规格书、样片测试、采购、BOM配单等需求，请加客服微信：13310830171。