意法半导体在法国图尔推进下一代面板级封装技术

意法半导体（ST）近日宣布，其位于法国图尔的试点生产线正在开发下一代面板级封装（PLP）技术，并预计于2026年第三季度正式投入运营。这一举措标志着意法半导体在全球半导体制造布局中的重要一步，旨在通过先进的封装技术提升生产效率、降低成本，并推动芯片尺寸进一步缩小与性能提升。

面板级封装（PLP）技术简介

传统的半导体封装主要依赖晶圆级封装（WLP）和倒装片封装技术，这些方法在过去几十年中发挥了重要作用。然而，随着器件尺寸不断缩小，复杂度不断提高，传统封装技术的可扩展性和成本效益已接近极限。为应对这一挑战，业界正在积极开发新的先进封装技术，**面板级封装（PLP）**便是其中之一。

PLP采用更大尺寸的矩形基板替代传统圆形晶圆作为芯片载体，能够显著提高单位生产吞吐量，特别适合大规模高效量产。相比传统晶圆封装，PLP不仅提高了产量，还降低了每颗芯片的成本，使其成为未来高密度集成的理想选择。

意法半导体的战略布局

意法半导体质量、制造和技术部总裁 Fabio Gualandris 表示：“我们在法国图尔工厂布局PLP制造能力，旨在推动这一创新型芯片封测技术的应用，提升制造效率与灵活性。” 该项目由多学科专家团队共同参与，包括生产自动化、工艺工程、数据科学、数据分析以及技术产品研发等领域的专业人才。这不仅是意法半导体专注于“异构集成”战略的一部分，也是其致力于提供高性能芯片封测服务的重要举措。

此前，意法半导体在马耳他的工厂展示了其在欧洲提供高性能芯片封测服务的实力。随着全球制造布局的持续优化，图尔工厂的新项目将进一步提升公司在工艺、设计与制造方面的创新能力，为欧洲下一代芯片的开发提供有力支持。

技术创新与应用前景

意法半导体在PLP技术上的核心突破在于其直接铜互连（DCI）技术。该技术采用铜封装支柱取代传统的芯片间连接线，实现了更高效的电气互连。DCI工艺中，芯片与基板之间通过导电性能优异的铜材料建立连接，相比传统焊球互连方法，具有更高的可靠性。此外，DCI结构无需导线，有助于降低电阻和电感造成的功率损耗，提升散热能力，同时支持更小的芯片尺寸。

PLP-DCI的优势

更高的可靠性：铜材料的导电性优于传统焊球，减少了信号传输中的损耗。

更好的散热性能：无导线设计降低了电阻和电感，提升了整体散热效果。

更高的集成度：支持更多芯片在同一基板上进行系统级封装（SiP），适用于射频、模拟、电源和微控制器等多个领域。

具体应用案例

自2020年起，意法半导体不仅采用了PLP-DCI技术，而且一直处于这项技术发展的前沿。研发团队着力开发技术原型，扩大应用范围，最终开发出先进的PLP-DCI工艺。目前，该工艺在一条高度自动化的生产线上，使用700x700毫米超大基板封装芯片，日产量超过500万片。

图尔PLP试点生产线的投资与合作

图尔PLP试点生产线开发项目已获得来自公司制造布局重塑计划的超过6000万美元投资。该项目将联合CERTEM研发中心等当地研发生态系统共同推进。如前所述，该计划致力于建设先进的制造基础设施，并为法国和意大利的部分工厂赋予新的战略使命，助力实现可持续的长远发展。

合作伙伴与生态系统

意法半导体与多家研究机构和合作伙伴密切合作，推动PLP技术的发展。例如，与CERTEM研发中心的合作，不仅加速了技术的研发进程，还为本地工程师提供了培训机会，促进了知识共享与技术创新。

应用领域与市场前景

意法半导体的PLP技术广泛应用于汽车、工业及消费电子等多个领域：

汽车行业：用于自动驾驶、电动化驱动系统的高性能芯片封装；

工业领域：支持智能制造、工业物联网设备的高可靠性和高性能需求；

消费电子：满足智能手机、穿戴设备等对小型化、高效能芯片的需求。

总结

意法半导体在法国图尔的PLP试点生产线开发项目，不仅是其全球战略布局的关键一环，更是推动半导体行业向更高效率、更低功耗迈进的重要里程碑。通过引入先进的PLP-DCI技术，意法半导体不仅提升了自身的制造能力和市场竞争力，也为整个行业的创新发展注入了新动力。随着项目的逐步推进，我们期待看到更多基于PLP技术的创新产品问世，为各行各业带来革命性的变化。