16年IC行业代理分销 覆盖全球300+品牌
现货库存，2小时发货，提供寄样和解决方案
24小时服务热线: 0755-82539998
现货库存，2小时发货，提供寄样和解决方案
热搜关键词：
在LDO与DC-DC组合供电架构中，DC-DC的高频开关噪声可能穿透LDO，污染敏感负载（如射频、ADC或PLL）。尽管LDO具备一定电源抑制比（PSRR），但在数百kHz至数MHz频段其抑制能力显著下降。因此，必须采取主动隔离措施。以下是五种高效方法：
1. 优化DC-DC输出滤波
在DC-DC输出端增加二级LC或RC滤波器，可大幅衰减开关纹波。例如，在Buck输出后串联一个1–2.2μH电感和并联10–22μF陶瓷电容，构成低通滤波器，将1–3MHz噪声衰减20–40dB。注意：电感应选用低DCR、高自谐振频率（SRF）型号，避免影响环路稳定性。
2. 选择高PSRR LDO并关注高频性能
并非所有LDO在高频段都具备强噪声抑制能力。应重点查看数据手册中“PSRR vs Frequency”曲线——优选在1MHz处仍保持>30dB PSRR的型号（如TI TPS7A47、ADI ADP7142）。部分LDO还提供旁路引脚（BYPASS/NC），外接10nF电容可进一步提升高频PSRR。
3. 增加LDO输入端RC缓冲网络
在LDO输入引脚前插入小型RC滤波器（如R=1–5Ω，C=10μF X7R），可有效阻隔残余高频噪声。电阻值需谨慎选择：过大将引入压降并影响瞬态响应；过小则滤波无效。该方法成本低、占用面积小，适用于轻载场景。
4. 合理PCB布局与地平面分割
缩短DC-DC与LDO间走线，避免形成天线效应耦合噪声；
LDO输入/输出电容紧贴引脚放置，最小化高频环路面积；
数字地（DC-DC）；
避免LDO敏感走线平行走于DC-DC开关节点（SW）附近。
5. 启用DC-DC展频调制（Spread Spectrum, SSFM）
现代DC-DC芯片常支持SSFM功能，将开关能量分散到更宽频带，降低特定频点的峰值噪声。虽然总噪声能量不变，但可避免与敏感电路谐振，使LDO更容易滤除。启用SSFM后，配合LDO使用，整体噪声频谱更“平坦”。
补充建议：
避免在LDO输入端使用大容量钽电容（ESR过高可能激发振荡）；
若负载电流极小（<10mA），可考虑用铁氧体磁珠替代电阻构建LC滤波；
在极端低噪需求下，可采用“DC-DC → LDO1 → LDO2”两级LDO架构，但需权衡效率损失。
总结：
隔离DC-DC噪声不能仅依赖LDO自身PSRR。通过前端滤波、器件选型、PCB布局与DC-DC特性优化的多维协同，才能构建真正“干净”的LDO输出，满足高精度模拟与射频系统的严苛要求。
线性稳压器（LDO）因其电路简单、噪声低而广受欢迎，但许多工程师在实际应用中因忽视细节而陷入典型设计误区，导致系统不稳定、效率低下甚至器件损坏。以下是六大常见误区及应对策略。1. 忽视压差（Dropout Voltage）误以为“只要VIN > VOUT即可稳压”。实际上，LDO需满足 VIN ≥ VOUT + VD...【详情+】
在LDO与DC-DC组合供电架构中，虽然LDO提供低噪声优势，但其固有功耗可能拖累整体能效。通过优化拓扑、器件选型与工作模式，可在保持信号纯净的同时显著提升系统效率。1. 最小化LDO压差以降低功耗LDO功耗 P = (VIN – VOUT) × IOUT。若DC-DC输出远高于LDO所需最小输入电压，多余压差...【详情+】
电话
申请样品
留言
咨询