有哪些常见LDO设计误区需要避免？

线性稳压器（LDO）因其电路简单、噪声低而广受欢迎，但许多工程师在实际应用中因忽视细节而陷入典型设计误区，导致系统不稳定、效率低下甚至器件损坏。以下是六大常见误区及应对策略。

1. 忽视压差（Dropout Voltage）

误以为“只要VIN > VOUT即可稳压”。实际上，LDO需满足 VIN ≥ VOUT + VDO，且VDO随负载电流和温度升高而增大。例如，某LDO在100mA时VDO=180mV，但在500mA时可能升至400mV。若按轻载参数设计，重载时将进入dropout区，输出跌落。

对策：查阅数据手册中“VDO vs IOUT”曲线，在最大负载和最高温下验证输入裕量。

2. 随意选择输出电容

早期LDO依赖输出电容的ESR维持环路稳定，需特定范围（如0.5–5Ω）。现代LDO虽支持低ESR陶瓷电容，但仍对最小容值、容差和介质类型（X5R/X7R）有要求。使用Y5V电容或容值不足会导致振荡。

对策：严格遵循厂商推荐的COUT规格，避免用通用电解电容替代。

3. 忽略输入端瞬态与IR压降

仅关注系统级输入电压，却忽略PCB走线电阻、连接器压降或前级电源瞬态跌落。例如，电池经长导线供电，大电流下局部VIN可能低于LDO所需值。

对策：在LDO输入引脚就近放置≥1μF低ESR陶瓷电容，并缩短高电流路径。

4. 低估热功耗与散热需求

LDO功耗 P = (VIN – VOUT) × IOUT 全部转化为热量。例如，12V→5V@300mA，P=2.1W。若使用SOT-23封装（θJA≈200°C/W），结温将超限。

对策：计算最坏工况下结温 TJ = TA + P × θJA；高功耗场景选用SOT-223、DFN等带散热焊盘封装，并增加铜箔面积。

5. 悬空使能（EN）

EN引脚若未接上拉/下拉电阻，可能因内部弱偏置或噪声干扰导致LDO随机启停。尤其在高湿或高EMI环境中风险更高。

对策：即使默认使能，也建议通过10kΩ电阻明确拉高或拉低EN引脚。

6. 混淆噪声与PSRR概念

误认为“低噪声LDO = 高PSRR”。实际上，输出噪声（Output Noise）指LDO自身产生的本底噪声（单位μVRMS），而PSRR衡量其抑制输入纹波的能力。某些LDO噪声低但高频PSRR差，无法滤除DC-DC开关噪声。

对策：根据应用场景选择——射频前端需低噪声+高PSRR；普通数字电路可接受中等指标。

额外提醒：

避免在LDO输出端接大容量钽电容（可能引发启动过冲）；

反向电压保护并非所有LDO都具备，输入端不可高于输出端；

超低IQ LDO通常瞬态响应较慢，不适合驱动突发大电流负载。

总结：

LDO设计看似简单，实则暗藏陷阱。唯有深入理解参数含义、严守数据手册规范、结合实际工况验证，才能避免“小芯片引发大问题”，确保电源系统稳定可靠。