PLL电源设计指南：如何优化VCO与电荷泵供电以降低相位噪声

在高性能锁相环（PLL）系统中，电源噪声已成为限制相位噪声性能的关键因素，尤其当VCO增益（KVCO）和推压系数（Kpushing）较高时。本文从工程实践角度，解析PLL各模块的电源管理要点，并提供可落地的低噪声供电方案。

VCO电源：低噪声LDO是基础

VCO对电源波动极为敏感，其推压系数Kpushing（单位：Hz/V）决定了电源噪声被放大为频率抖动的程度。以ADF4350为例，实测Kpushing约为2.7 MHz/V。根据相位噪声贡献公式：

若要求LDO在100 kHz偏移处对–116 dBc/Hz的VCO噪声无显著劣化，则LDO噪声谱密度需 ≤11.2 nV/√Hz。这解释了为何ADP150（9 µV RMS）优于ADP3334（27 µV RMS）——前者噪声足够低，可视为“无噪”源。

工程建议：

优先选用超低噪声LDO（如ADP150、LT3045）；

若成本受限，可在LDO后加LC π型滤波器（如1 µH + 10 µF），可额外衰减20 dB高频噪声；

注意电感饱和电流（ISAT）与ESR：300 mA负载下，ESR应 <0.33 Ω，避免IR压降过大。

电荷泵电源：高压场景下的杂散控制

当VCO调谐电压 >5 V时，传统电荷泵需配合有源滤波器或采用高压电荷泵IC（如ADF4150HV，支持30 V）。但若使用升压DC-DC为电荷泵供电，其开关纹波会通过电源抑制比（PSR）耦合至VCO输出，产生杂散。

实测表明（图1）：

图1.ADF4150HF电荷泵电源抑制曲线图

PLL环路带宽内（如80 kHz），PSR仅约50 dB；

带宽外（>1 MHz），PSR提升至>70 dB。

因此，升压转换器开关频率应 >1 MHz（如ADP1613 @1.3 MHz），并将纹波控制在20 mVp-p以内。通过100 nF陶瓷电容在1.3 MHz可提供>20 dB衰减，有效抑制杂散。

对比实验：使用ADF4150HV高压电荷泵 + 无源滤波器，相比传统有源滤波器方案，杂散降低40–45 dB（图2），证明高压电荷泵是更优选择。

图2.有源环路滤波器与高压无源滤波器的电源纹波电平

数字/模拟电源（AVDD/DVDD）：要求相对宽松

PLL的数字逻辑（DVDD）和RF偏置（AVDD）通常基于带隙基准或ECL结构，对电源噪声不敏感。建议：

选用通用低噪声LDO（如ADP1740）；

去耦采用100 nF + 10 pF并联，覆盖高频与低频噪声；

无需复杂滤波，重点在于PCB布局：电源引脚就近去耦，避免与高噪声路径交叉。

总结：分层电源策略

通过分层供电+针对性滤波，工程师可在不牺牲性能的前提下，平衡成本与复杂度，实现高性能PLL设计。

如需ADP150、ADF4150HV、ADF4350等产品规格书、样片测试、采购、BOM配单等需求，请加客服微信：13310830171。深圳市中芯巨能电子有限公司代理销售ADI(亚德诺)旗下全系列IC电子元器件，原厂一手货源，保证原厂原装正品，现货供应、一片起订，满足您从研发到批量生产的所有大小批量采购需求。