双管反激中SiC MOSFET关断电压不均问题的PCB寄生电容分析

在高压光伏与储能系统中，双管反激拓扑因其开关应力低、无需钳位电路等优势，常与1700V SiC MOSFET（如英飞凌的IMBF170R450M1）搭配使用。理论上，两个开关管共用一路PWM信号、同开同关，各自承受的关断电压应等于母线电压的一半。然而在实际调试中，工程师常遇到两管 VDS 关断电压严重不均衡 的问题——一管接近全母线电压，另一管显著偏低。本文通过一个典型案例，揭示其根本原因：PCB布局引入的寄生电容差异。

问题现象与定位

在采用IMBF170R450M1的双管反激电路中（图1），实测发现Q1与Q2的关断VDS波形相差近一倍（图2）。经排查，原理图设计无误，但PCB布局存在细微差异：Q1的漏极（D）与源极（S）铜皮在相邻层（Top与L2）存在大面积重叠，而Q2则无此结构（图3）。这种重叠在高频dv/dt下形成显著的 D-S寄生电容（CDS,parasitic）。

图1

图2

图3

仿真验证与机理分析

为验证假设，搭建Simetrix仿真模型：上管并联2 nF电容模拟大寄生电容，下管仅2 pF（图4）。仿真结果复现了实测现象——下管关断电压达160 V（全母线），上管仅约90 V（图5）。其机理在于：

图4

图5

寄生电容小的下管关断更快；

当下管已完全关断而上管仍在导通时，母线电压全部施加于下管；

上管因寄生电容延缓关断，实际承受电压远低于理论值（图6）。

图6

根据平行板电容公式 C=ε⋅A/d，Q1的D-S铜皮间距仅约100 μm（PP介电层厚度），且重叠面积大，导致寄生电容可达数十至数百pF（图7、图8），远超SiC MOSFET自身COSS。

图7

图8

解决方案与设计建议

临时验证：在寄生电容较小的MOSFET D-S间外并100 pF电容，电压即恢复均衡；

根本解决：修改PCB布局，确保两管D与S铜皮在各层 无重叠区域，尤其避免在相邻信号层（如Top/L2）形成耦合；

通用原则：

高dv/dt节点（如MOSFET D/S）铺铜应尽量分离；

多层板中，高压网络与敏感控制信号需用地平面隔离；

对称拓扑务必保证器件布局、走线长度与层叠结构严格对称。

结语

该案例表明，在高速SiC器件应用中，PCB寄生参数的影响已不可忽略。即使经典拓扑理论正确，微小的布局不对称也可能引发严重失衡。工程师需在设计阶段即考虑高频寄生效应，通过仿真预判风险，并在Layout中贯彻对称性与低耦合原则，方能确保双管反激等高压拓扑的可靠运行。

如需IMBF170R450M1产品规格书、样片测试、采购、BOM配单等需求，请加客服微信：13310830171。深圳市中芯巨能电子有限公司代理销售英飞凌旗下全系列IC电子元器件，承诺100%原厂原装正品，一片起订，满足您从研发到批量生产的所有大小批量采购需求。