连续时间Σ-Δ ADC：简化信号链设计，优化中等带宽应用性能

在高精度模拟信号采集系统中，模数转换器（ADC）的采样过程会引入混叠、量化噪声和电容反冲等问题。传统解决方案通常依赖外部抗混叠滤波器和驱动放大器来缓解这些问题，但随之而来的复杂性、功耗增加以及相位失配问题又成为新的挑战。

本文将介绍连续时间Σ-Δ（CTSD）ADC架构，探讨其如何通过内在特性解决上述问题，从而简化信号链设计、减少元件数量，并提升系统的整体性能与可靠性。

一、采样机制与典型问题分析

ADC的采样过程包括两个核心步骤：时域离散化（采样） 和 幅值离散化（量化）。根据奈奎斯特采样定理，采样频率必须至少为输入信号最高频率的两倍，否则会出现频谱混叠，导致信号失真。

此外，量化过程会引入量化噪声，分布在奈奎斯特带宽内。为抑制混叠和降低量化噪声影响，通常采用以下方法：

使用高阶抗混叠滤波器（AAF）

引入过采样技术

结合噪声整形

对于传统的逐次逼近寄存器（SAR）ADC和离散时间Σ-Δ（DTSD）ADC，这些措施虽有效，但也带来了显著的设计负担，尤其是在中等带宽、多通道或精密测量场景中。

二、CTSD ADC 架构优势解析

CTSD ADC 是 Σ-Δ ADC 的一种变体，其核心区别在于采样点位于反馈环路中的量化器之后，而非输入端。这一结构带来以下关键优势：

固有混叠抑制能力
输入信号在进入量化器前先经过环路滤波器处理，使得任何折返到带内的混叠信号也受到相同滤波器的影响。因此，无需使用外部抗混叠滤波器即可实现优异的混叠抑制效果。

阻性输入特性
CTSD ADC 的输入呈现为纯阻性负载，消除了开关电容结构带来的电容反冲和建立时间问题，从而省去输入驱动放大器的需求。

恒定基准输入阻抗
基准输入同样为阻性，避免了传统ADC中因开关动作引起的瞬态电流波动，无需额外缓冲器，进一步简化设计。

低延迟信号链
因无需外部滤波器，整体信号路径更短，延迟更低，适用于对实时性要求较高的闭环控制和高速数据采集系统。

出色的多通道相位匹配性能
多个CTSD ADC并行使用时，由于不存在复杂的外部滤波器，各通道间的相位误差大大减小，非常适合振动监测、声呐、电力测量等应用。

三、CTSD 与 DTSD/SAR 架构对比

从表中可见，CTSD ADC 在多个维度上优于传统架构，尤其适合需要高精度、低延迟和紧凑布局的应用场景。

四、AD7134：高性能 CTSD ADC 实例

ADI 推出的 AD7134 是一款支持直流至 400 kHz 输入带宽的高精度 CTSD ADC，具备以下关键特性：

集成异步采样率转换器（ASRC），支持灵活输出速率配置

支持多种工业标准接口（如 SPI）

提供高达 24 位分辨率和 100 dB SNR

内部集成低漂移参考源和温度传感器

支持单电源供电，简化电源管理

该器件特别适用于高密度多通道系统，如测试测量设备、工业自动化仪表、振动分析仪等。

如需AD7134产品规格书、样片测试、采购、BOM配单等需求，请加客服微信：13310830171。

五、信号链简化与面积节省

图1和图2展示了使用 CTSD ADC（如 AD7134）与传统 DTSD 架构的信号链示意图和尺寸对比。结果显示，在相同性能条件下，CTSD 方案可节省约70%的PCB空间，同时省去了抗混叠滤波器、驱动放大器和基准缓冲器等组件。

图1

图2

这种简化不仅降低了物料成本（BOM），还提升了系统可靠性和生产一致性，加快产品上市进程。

六、总结

随着工业自动化、智能检测和高精度测量需求的增长，传统ADC架构面临的瓶颈日益凸显。CTSD ADC 凭借其固有的混叠抑制、阻性输入结构、低延迟和高集成度，成为应对中等带宽、高精度应用的理想选择。

特别是像 AD7134 这类新型高性能 CTSD ADC 的推出，标志着精密信号链设计正迈向更高效、更简洁的新阶段。对于工程师而言，这不仅意味着更低的设计门槛，也为系统优化提供了更多可能性。