16年IC行业代理分销 覆盖全球300+品牌
现货库存，2小时发货，提供寄样和解决方案
24小时服务热线: 0755-82539998
现货库存，2小时发货，提供寄样和解决方案
热搜关键词：
在DC-DC开关稳压器（SMPS）的功率级设计中，工程师常面临复杂的工程挑战。若忽视功率晶体管的时序规范或遗漏自举电容，将直接导致系统性能下降甚至严重故障。本文将深入剖析这些设计隐患及其纠正方案。
在降压转换器中，自举电容是维持顶部N沟道MOSFET正常运行的核心元件。当顶部MOSFET闭合时，开关节点（SW）电位升至与输入源相近，导致源极电压高于栅极电压。若无自举电容提供高于NMOS阈值电压的正栅源电压，晶体管将无法导通。
省略自举电容（通常是为了缩减BOM或设计疏忽）会导致顶部FET无法完全导通，被迫工作在线性区，从而消耗大量功率并引发芯片严重发热。正确的做法是严格按照数据手册示例添加自举电容，确保栅极驱动器具备足够的驱动强度，使FET在饱和区正常充当开关，向SW节点提供完整的输入电压。
为缩小电路板尺寸，工程师常选择较高的开关频率。然而，在高频率和高降压比下，占空比会被迫变小，可能降至芯片规定的最小导通时间（tmin-on）以下。
当导通时间低于最小值时，电感电流在一个周期内的放电速度将超过充电速度，引发“电流降”现象。随着电流和输出电压持续下降，器件内部会试图通过增加占空比来调节，最终导致输出纹波变得嘈杂，影响敏感负载并恶化EMI性能。
解决对策：最直接的方案是降低开关频率，但这需要搭配更大体积的电感。设计时需在尺寸与性能之间进行权衡。
与导通时间相反，当应用需要极小的降压比时，占空比过大可能会违反最小关断时间（tmin-off）规范。此时，SMPS无法提供足够的关断时间让FET正常放电。
为避免违规，转换器会触发“频率折返”机制，自动降低开关频率以维持恒定的输出电压。随着负载增加，频率会持续下降；当降至芯片允许的最低反馈频率仍无法维持时，输出电压便会开始跌落。解决对策：由于输入输出电压通常固定，无法随意更改占空比。若降低频率仍无法解决问题，最理想的方案是更换一款能够处理更高占空比和更短导通时间的器件。
在DC-DC设计中，必须严格遵守功率晶体管的时序规范。占空比过高或过低均会引发频率错乱和输出不稳定；而自举电容的缺失更是对器件安全的致命威胁。只有全面考量这些底层物理限制，才能设计出稳定、高效的电源系统。
在高性能模拟与混合信号系统设计中，电源轨的纯净度与系统整体能效往往是一对难以调和的矛盾。针对这一痛点，ADI推出了将开关稳压器与LDO结合的后置调节滤波器架构，并引入自适应裕量控制功能，为工程师提供了在效率与电源噪声抑制（PSRR）之间实现最优平衡的差异化解决方案。基于负载电...【详情+】
随着电信与数据通信系统向48 V中间总线架构全面转型，标准1/4砖（QB）尺寸的热插拔DC-DC转换器已成为机架服务器与网络设备的主流选择。为满足新兴行业标准对PMBus通信与稳健保护的强制性要求，集成电源系统管理器（PSM）已成为下一代电源子系统的核心演进方向。核心架构与精准遥测在2 kW...【详情+】
电话
申请样品
留言
咨询